CV/Mission d'Ingénieur vhdl freelance

Exemple de missions de Benaoumeur,
Ingénieur vhdl habitant le Nord (59)

Expérience professionnelle

o 2012-2013 : PostDoc CNRS Pas De Calais- Conception d’une Architecture Logicielle/Matérielle Reconfigurable pour un système embarqué intelligent qui assiste le conducteur d’une voiture pour reconnaitre les obstacles et génère l’alarme approprié a cet obstacle (DAS: Driver Assistant System)

o 2010-2012 -PostDoc. Université de Twente (Pays-Bas) : Fiabilité/sûreté des systèmes embarqués pour des applications sans fil a courte portée (Ang : Dependability/Safety investigation of Embedded Wireless Short-Range Applications).

o 2008-2009 -ATER temps plein : Faculté de Mathématiques et Informatique, Université de Perpignan, Informatique.

o 2007-2008 -ATER temps plein : Faculté de Mathématiques et Informatique, Université de Perpignan, Informatique.

o 2004-2008 : Thèse de doctorat. Grenoble INP
o La conception/validation des systèmes logiciel/Matériel embarqués: Proposition d’une méthodologie et le flot associé pour la conception/validation des MPSoC embarqués (symétriques et hétérogènes) sur des plateformes matérielles reconfigurables.
o La conception du logiciel embarqué: Le logiciel applicatif/Middleware/contrôle, système d’exploitation embarqué/Couches d’abstraction du matériel (Hardware Abstraction Layer).
o La conception basée sur une plateforme (Platform based design) : Validation/Prototypage d’une application de décodeur vidéo (M-JPEG) sur une plateforme multi-ARM (plateforme ARM Integrator/AP), avec un système d’exploitation embarqué symétrique avec migration de tâches.
o Validation/Prototypage de l’application (M-JPEG) sur une architecture hétérogène (processeurs hétérogènes), avec des systèmes d’exploitation embarqués distribués sur une architecture matérielle basée sur la plateforme Virtex II pro.
o Conception des circuits numériques: Conception (VHDL), simulation, test et synthèse sur FPGA.

STAGES
o Décembre 2012: Bulats, “Business Language Test ”

o 2006/2007: Cours d’anglais avancé a l’école de langue « Wall Streets Institute » Grenoble.

o Mar/Juin 2004: Stage de Master 2 recherche au laboratoire TIMA (Groupe SLS-Grenoble): l’étude de la génération automatique des sous-systèmes processeur dans les MPSoC embarqués en utilisant le flot ROSES.

o Juin/Sept 2003 : Stage d’ingénieur au laboratoire de microélectronique de l’université Université DJILLALI LIABES (Algérie), conception/Simulation des circuits numériques complexes en VHDL.